Anbieter zum Thema
Ein komplettes RISC-V-Entwicklungssystem
Falls Anwender einfach nur sofort in ein Design eintauchen und Code für einen RISC-V-Core schreiben möchten, steht die Github Site von Microsemi zur Verfügung. Microsemi hat kürzlich ein RISC-V-Ökosystem mit der Bezeichnung Mi-V eingeführt. Mi-V enthält erstmals in der Branche einen FPGA-basierten RISC-V-IP-Core mit offener Architektur sowie eine umfassende Software-Lösung.
Die IDE trägt die Bezeichnung SoftConsole. Entwickler können den Mi-V RISC-V IP-Core in verschiedene Flash-FPGAs einbinden, darunter PolarFire-, IGLOO2- und SmartFusion2-Bausteine. Bei diesen FPGA-Familien kann der Boot Code für den Microsemi Mi-V RISC-V Soft Core in Secure NVM gespeichert werden. Damit lässt sich verhindern, dass Schadsoftware oder ein Rootkit in das System gelangen. Embedded-Entwickler können die Vorteile der offenen RISC-V HDL-Architektur in ihren FPGA-Designs nutzen, indem sie die SoC Design Suite Libero verwenden.
Wenn Sie lediglich einen RISC-V-Core prüfen und ausführbaren Softwarecode schreiben möchten, bietet Microsemi im Rahmen des Mi-V-Ökosystems mehrere Referenzdesigns an. Für die Entwicklung von Software-Code bietet die Eclipse-basierte Soft Console IDE (Integrated Development Environment) auf einer Linux- oder Windows-Plattform komplette Entwicklungsunterstützung. Ein C- oder C++-Compiler und eine Debugger-Funktion wird im Rahmen von Soft Console unterstützt.
Entwickler von Industriedesigns haben jetzt Zugang zu einer alternativen neuen Prozessorarchitektur, die sie für Mainstream- RISC-V-Anwendungen nutzen können.
Von den Vorteilen wie Design-Portabilität, Retargeting auf verschiedene Hardware und geringerer Energieverbrauch können im Prinzip alle Industrieanwendungen profitieren. Anwender können sich auch auf die feste ISA verlassen und Software-Kompatibilität sowie Langlebigkeit der Architektur sicherstellen. Der RISC-V-Prozessor ist speziell für Applikationen, bei denen Vertrauen, funktionale Sicherheit oder Zertifizierung im Vordergrund stehen, eine überzeugende Wahl. Unabhängig von den jeweiligen Entscheidungsgründen steht außer Zweifel, dass der Einsatz eines RISC-V-Core für Embedded-Entwickler eine neue Generation der Innovation freisetzt.
SoftConsole 5.1
Windows Eclipse IDE mit Unterstützung von RISC-V Befehlssätzen
* Ted Morena ist Director of SoC/FPGA Products bei Microsemi
(ID:44942641)