Ein Angebot von

Open Titan: Google startet Open-Source-Projekt für sicheren Root of Trust

| Redakteur: Sebastian Gerstl

Der von Google entwickelte Hardware-Security-Chip Titan (links) sowie die in den Pixel-3- und Pixel-4-Smartphones eingesetzte Variante Titan M (rechts). Google hat nun mit „Open Titan“ eine quelloffene Variante seines Bausteins zur Root-of-Trust-Absicherung angekündigt.
Der von Google entwickelte Hardware-Security-Chip Titan (links) sowie die in den Pixel-3- und Pixel-4-Smartphones eingesetzte Variante Titan M (rechts). Google hat nun mit „Open Titan“ eine quelloffene Variante seines Bausteins zur Root-of-Trust-Absicherung angekündigt. (Bild: Google)

Google legt eine Open-Source-Version seines Security-Chips Titan offen: Im Projekt Open Titan entwickelt das Unternehmen zusammen mit internationalen Partnern quelloffen einen Chip auf RISC-V-Basis, der für einen sicheren Hardware-Root-of-Trust sorgen soll.

Vor zwei Jahren hatte Google erstmals seine selbst entwickelten „Titan“-Chips vorgestellt. Diese sorgen als Hardware-Security-Bausteine in den hauseigenen Cloud-Servern, Chromebooks sowie in den Smartphones Pixel 3 und 4 für einen sicheren Root of Trust, um die Geräte während ihrer Boot-Vorgänge vor Angriffen abzusichern: Das System sendet einen Code an den RoT-​Chip und dieser prüft, ob der Code stimmt. Nimmt jemand Veränderungen am überwachten System vor, verändert sich dieser Code, woraufhin der Chip den Prozess abbricht.

Nun arbeitet Google zusammen mit fünf Partnern an einer Open-Source-Variante seiner Root-of-Trust-Lösung. Die Transparenz des Designs sowie der offene Gestaltungsprozess sollen dabei dafür sorgen, dass eventuelle Probleme bereits früh erkannt werden können und ein „blindes Vertrauen“ in die Hardware weniger notwendig oder wenigstens reduziert werde, schreibt das Unternehmen in einer Ankündigung auf dem hauseigenen Security-Blog.

Gewünschter Funktionsumfang „im Markt nicht vorhanden“

Das Thema Root of Trust ist in Embedded Systemen, vor allem zum Absichern von sicherheitskritischen Geräten in Avionik oder der fertigenden Industrie, nicht neu: Hersteller wie Micron oder Texas Instruments bieten bereits speziell zu diesem Zweck eigene Chip-Lösungen an. Auch FPGA-Hersteller wie das von Microchip übernommene Microsemi bieten eigene, in SoCs integrierbare IPs für einen sicheren Root of Trust an.

Dennoch habe Google laut eigenen Angaben auf dem Markt keine Sicherheitslösungen vorgefunden, die den eigenen Vorstellungen im gewünschten Funktionsumfang entsprochen hätte. Daher habe man mit Titan eine eigene Lösung entwickelt. Die Offenlegung des Open Titan genannten Designs soll diese nun „transparenter, vertrauenswürdiger und letztlich sicher“ machen, führt Google in seinem Blog-Beitrag weiter aus.

Als Grundlage dient eine RISC-V-CPU

Grundlage der Arbeiten bildet die RISC-V-basierte CPU „Ibex“, die an der ETH Zürich entworfen wurde. Auf dieses Design werden IPs wie „kryptographische Koprozessoren, ein Hardware-Zufallszahlengenerator, eine fortgeschrittene Schlüsselhierarchie, Speicherhierarchien für flüchtigen und nichtflüchtigen Speicher, Abwehrmechanismen, I/O-Peripheriegeräte, Secure Boot und mehr“ angewandt, um für die gewünschte Hardware-Sicherheit zu sorgen.

Die Projekt-Dokumentation steht dabei stets online einsehbar zur Verfügung. Zudem stehen alle notwendigen Daten des Designs in einem GitHub-Repositorium bereit.

Das Open Titan Projekt wird offiziell von der gemeinnützigen Organisation lowRISC mit Sitz in Großbritannien verwaltet. Zu den weiteren beteiligten Partnern zählen die ETH Zürich, G+D Mobile Security, Nuvoton Technology und Western Digital.

Hardwarebasierte IoT-Sicherheit ab dem Prototyping

Hardwarebasierte IoT-Sicherheit ab dem Prototyping

30.09.19 - Kleine Stückzahlen und große Sicherheit sind bislang kaum vereinbar. Microchip will das mit seiner dreistufigen „Trust Platform“ ändern: Bereits bei Abnahme von 10 Stück können Entwickler einen hardwarebasierten sicheren Schlüsselspeicher in ihre Produkte integrieren. Das Secure Element lässt sich mit jeder MCU und MPU koppeln. lesen

Embedded Security: Auf die Prozessoren kommt es an

Embedded Security: Auf die Prozessoren kommt es an

12.11.18 - Mit der rasanten Verbreitung vernetzter Embedded-Systeme wächst auch die Zahl möglicher Angriffspunkte für Cyberattacken. Die Sicherheit von Embedded-Prozessoren ist daher entscheidend. lesen

Sichere Boot-Lösung zur Verhinderung von

Security

Sichere Boot-Lösung zur Verhinderung von "Side-Channel"-Angriffen auf FPGAs

22.06.15 - Um Attacken durch Seitenkanal-Analyse abzuwehren und Lade- wie Authentifizierungsvorgänge zuverlässig und sicher zu gestalten, präsentiert Microsemi seine erfolgreich getestete "Secure Boot" SmartFusion2 FPGA-Lösung. lesen

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 46219765 / Safety & Security)