Ein Angebot von

C/C+ + Compiler- und Debugger-Toolchain für RISC-V

| Redakteur: Sebastian Gerstl

IAR Systems erweitert seine IAR Embedded Workbench um eine /C++ Compiler- und Debugger-Toolchain für Risc-V-Prozessorkerne.
IAR Systems erweitert seine IAR Embedded Workbench um eine /C++ Compiler- und Debugger-Toolchain für Risc-V-Prozessorkerne. (Bild: IAR Systems)

Die C/C++ Compiler- und Debugger-Toolchain IAR Embedded Workbench des schwedischen Anbieters IAR systems bietet ab sofort auch Unterstützung für Prozessorkerne auf Basis der RISC-V-ISA.

IAR Systems hat die sofortige Verfügbarkeit der seiner C/C++ Compiler- und Debugger-Toolchain IAR Embedded Workbench mit Unterstützung für RISC-V-Kerne angekündigt. Die Toolchain enthält unter anderem C-STAT für die integrierte statische Codeanalyse, um die Quadequalität hoch zu halten. C-STAT unterstützt die Einhaltung spezifischer Standards wie MISRA C:2004, MISRA C++:2008 und MISRA C:2012 und deren Nachweis, sowie die Erkennung von Fehlern, Bugs und Sicherheitsschwachstellen im Sinne der Common Weakness Enumeration (CWE) und eines Subsets von CERT C/C++.

Die erste Version der IAR Embedded Workbench für RISC-V bietet Unterstützung für RV32 32-Bit-RISC-V-Kerne und Erweiterungen. Zukünftige Versionen werden Unterstützung für 64-Bit und den kleineren RV32E-Basisbefehlssatz sowie funktionale Sicherheitszertifizierung und Sicherheitslösungen beinhalten.

Der in der IAR Embedded Workbench enthaltene C-SPY Debugger erlaubt eine volle Kontrolle über die Anwendung in Echtzeit. Sein Simulator enthält vollständige Debugging-Funktionen auch ohne Zugriff auf die Hardware. Für das In-Circuit-Debugging bietet IAR Systems die Probe I-jet und damit eine Hochgeschwindigkeits-Debugging-Plattform für eine vollständige Codekontrolle.

RISC-V ist eine freie und offene Befehlssatzarchitektur (instruction set architecture, ISA), die auf etablierten Prinzipien des Reduced Instruction Set Computing (RISC) basiert. IAR Systems ist der gemeinnützigen RISC-V Foundation, die die Einführung und Implementierung der RISC-V ISA vorantreibt, im Jahr 2018 beigetreten und verpflichtete sich damit, seine führenden Entwicklungswerkzeuge in die wachsende RISC-V-Community einzubringen.

„Die IAR Embedded Workbench als Neuzugang im RISC-V-Ökosystem wird die Einführung von RISC-V in der gesamten Embedded-Branche weiter vorantreiben“, sagt Calista Redmond, CEO der RISC-V Foundation. „IAR Systems bietet Entwicklungswerkzeuge für Anwender auf der ganzen Welt, und ich freue mich sehr, dass die Compiler-Technologie des Unternehmens, die statische Codeanalyse und die umfangreiche Debugging-Funktionalität jetzt auch der RISC-V-Community zur Verfügung steht.“

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 45938509 / Test & Qualität)